library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_1164.all;
use ieee.std_logic_arith;

entity parity is
generic(n:integer:=7);
port(
input:in bit_vector(n downto 0);
output:out bit
);
end parity;
architecture behave of parity is
begin
process(input)
variable temp:bit;
beg...

今天听曹老师讲FPGA设计的思维，一种是流思维，从头到尾，跟C很像，另一种是块思维，也就是一般说的硬件工程师的思维。老师说去公司面试的时候一般会叫你写一段代码，看看你是属于流思维还是块思维，若是流思维的话那么就去做软件测试，若是块思维的话就有资格去做硬件设计，接触到核心代码，两者一比较，孰高孰低，一目了然。...

老师布置的第一份课堂作业
要求：利用DE2-70板子实现移位寄存器实验
八位移位寄存器在时钟上升沿驱动下左移一位，最右位补充SW[0]的值。
该移位寄存器异步复位，当rest为低时，八位移位寄存器为0；
用de2-70 key[0]为时钟，key[1]为复位键。（key弹起时为高，按下时为低）。
用SW[0]作为移位寄存器最右1位的输入。
----------------
对于这份要求我把它改为下降沿触发
代码1：
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_arith.all;
use i...